高速高密度PCB設(shè)計(jì)的4個(gè)技巧

發(fā)表時(shí)間:2021-05-01 09:46:57 人氣:3243

在固定電路板尺寸的情況下,如果設(shè)計(jì)中需要更多的功能,往往需要增加PCB的軌道密度,但這可能會(huì)導(dǎo)致軌道的相互干擾增強(qiáng),軌道也是如此薄,使阻抗無(wú)法降低。 。在設(shè)計(jì)高速,高密度PCB時(shí)要注意串?dāng)_干擾,因?yàn)樗鼘?duì)時(shí)序和信號(hào)完整性有很大影響。以下是一些注意事項(xiàng):


1.控制跡線特征阻抗的連續(xù)性和匹配。



2。跟蹤空間。通??吹降拈g距是線寬的兩倍。仿真可用于了解走線間距對(duì)時(shí)序和信號(hào)完整性的影響,并找出可容許的最小空間。結(jié)果可能因芯片而異。選擇適當(dāng)?shù)慕K止方法。避免上下相鄰層的運(yùn)行方向相同,或者甚至相互重疊,因?yàn)榇當(dāng)_大于同一層中相鄰線的串?dāng)_。


高速高密度PCB設(shè)計(jì)的4個(gè)技巧 華強(qiáng)PCB


3.使用盲/埋通孔來(lái)增加軌道面積。然而,PCB板的制造成本將增加。在實(shí)際實(shí)現(xiàn)中實(shí)現(xiàn)完全并行性和相同長(zhǎng)度確實(shí)很困難,但仍然嘗試這樣做。


高速高密度PCB設(shè)計(jì)的4個(gè)技巧 華強(qiáng)PCB


4.可以保留差分終端和共模終端,以減輕對(duì)時(shí)序和信號(hào)完整性的影響。


此文關(guān)鍵字: pcb設(shè)計(jì)

工廠展示

工廠展示 工廠展示

聯(lián)系我們

成都子程新輝電子設(shè)備有限公司

聯(lián)系人:文先生

手機(jī):13183865499

QQ:1977780637

地址:成都市金牛區(qū)星輝西路2號(hào)附1號(hào)(臺(tái)誼民生大廈)407號(hào)