青青国产在线播放_av国产乱码一区二区三_久久亚洲精品系列网站_亚洲一区综合色_影院国产精品首页

多CPU 的并行計算機技術(shù)，在很大程度上提高了系統(tǒng)計算速度，突破了單CPU 處理速度的極限。同時采用多個CPU 的單板計算機設計，可以減少計算機系統(tǒng)的體積、降低開發(fā)成本、減少系統(tǒng)的開發(fā)周期。

一、多處理器并行計算機系統(tǒng)的硬件設計

多處理器并行計算機系統(tǒng)是屬于并行結(jié)構(gòu)的系統(tǒng)模型，每一個處理器都需要具有自己局部存儲器，以存儲自己的應用程序并能夠獨立高速并行計算；同時，該系統(tǒng)需要具有高速通信的互連網(wǎng)絡，可以把并行數(shù)據(jù)塊高速分布在各個處理器的局部存儲器中，以提高并行系統(tǒng)的效率。該計算機結(jié)構(gòu)設計可以采用共享存儲器（雙端口RAM）互連的松耦合不對稱處理器配置。系統(tǒng)結(jié)構(gòu)如圖1所示，圖中的各個處理器都具有自己的高速局部存儲器，可高速獨立的并行進行計算，各個處理器之間由雙端口存儲器互連組成高速星型通信網(wǎng)絡，由于雙端口存儲器具有很高的通信速率，靈活的通信協(xié)議建立方式，因此雙端口存儲器互連的松耦合多CPU 并行計算機具有如下優(yōu)點：

⑴ 通信帶寬。CPU 訪問雙端口存儲器可以采用字節(jié)/字/雙字長度進行，數(shù)據(jù)讀/寫速度高。

⑵ 結(jié)構(gòu)簡單。處理器和雙端口存儲器直接相連，不需要其它接口電路，可實現(xiàn)可靠的雙向信息傳送。

⑶ 具有可剪裁性。根據(jù)需要可增加或減少處理器數(shù)量。

⑷ 擴展性強。該系統(tǒng)結(jié)構(gòu)可適合各種處理器。

圖1所示的多個處理器的計算機模型中，CPU可以采用Intel x86 系列、PowerPC 系列、ARM系列等處理器。Boot Processor（即主處理器）負責對系統(tǒng)管理，通過它可以協(xié)調(diào)各個Application Processor（即從處理器）的工作，同時Boot Processor 也對共享存儲器進行初始化。為了提高系統(tǒng)的上電效率，每個處理器都需要帶有自己的fash 電子盤來存儲程序，每個處理器都可以外掛設備（比如網(wǎng)絡、鍵盤等）。

圖1 共享存儲器互連的并行計算機

二、多處理器并行計算機的軟件設計

為提高處理器的執(zhí)行效率，一般計算機系統(tǒng)都采用實時多任務操作系統(tǒng)，本文以嵌入式VxWorks操作系統(tǒng)為基礎論述多CPU 并行計算機的軟件設計方法。

1、共享存儲器網(wǎng)絡

在VxWorks 操作系統(tǒng)中，多CPU 之間的通信使用共享存儲器網(wǎng)絡技術(shù)（Shared-Memory BackplaneNetwork）。該技術(shù)采用虛擬網(wǎng)絡來管理共享存儲設備。共享存儲器網(wǎng)絡驅(qū)動允許多個處理器之間的通信采用網(wǎng)絡形式，使用規(guī)范符合BSD4.4 兼容模式。共享存儲器可以駐留在CPU 主板上也可以駐留在單獨的存儲器板上。

BP 代表Boot Processor（主處理器），AP 代表Application Processor（從處理器）。主處理器設置有主機路由200.200.200.0，從處理器可以通過主處理器與外網(wǎng)通信。主處理器必須有兩個網(wǎng)絡接口，一個用于和外網(wǎng)通信（如和VxWorks 開發(fā)主機Vx-Host 通信），IP 地址設置為如圖2 中的90.0.0.10；另外一個是虛擬的共享存儲器網(wǎng)絡，用于和從處理器通信。從處理器配置的網(wǎng)絡IP 地址分別是200.200.200.1、200.200.200.2 和200.200.200.3。當調(diào)試程序時，首先由主處理器初始化共享內(nèi)存網(wǎng)絡（包括設置存儲器地址），從開發(fā)主機上下載自己的VxWorks image；然后，調(diào)度從處理器（AP）通過IP 地址90.0.0.10 從開發(fā)主機VxHost上下載從處理器所需要的VxWorks image，并且運行該操作系統(tǒng)，從機的一切調(diào)試均通過主處理器進行。

圖2 是多CPU 并行計算機網(wǎng)絡配置

共享存儲器網(wǎng)絡是VxWorks 的一個模塊，使用時必須在tornado的有關(guān)選項中選擇。對于每一個處理器都有一個自己的boorom 或VxWoks image，分別獨自運行自己的操作系統(tǒng)，彼此之間需要通信時通過共享存儲器進行。

2、共享存儲器網(wǎng)絡主設備

多處理器系統(tǒng)中有一個處理器充當主設備的角色。共享存儲器網(wǎng)絡主設備（Shared-MemoryNetwork Master）在系統(tǒng)中所起到的功能解釋如下：

⑴ 初始化共享存儲器區(qū)域和共享內(nèi)存鉤子（anchor）；

⑵ 維護共享存儲器網(wǎng)絡心跳；

⑶ 作為其它處理器和外網(wǎng)通信的網(wǎng)關(guān)；

⑷ 分配共享存儲區(qū)域。

在VxWorks 操作系統(tǒng)中要求共享存儲區(qū)域是一塊連續(xù)的存儲地址空間，默認為16MB，在網(wǎng)絡驅(qū)動中所定義。主設備負責為其它處理器分配共享存儲區(qū)域，并且進行內(nèi)存映射。共享存儲區(qū)的定位依靠系統(tǒng)配置。所有的處理器利用鉤子功能都必須能夠訪問該區(qū)域。共享存儲鉤子是所有處理器的通信參考點。鉤子結(jié)構(gòu)和共享內(nèi)存區(qū)域可以被放置在雙端口RAM中。鉤子包含真正存儲區(qū)域的物理地址偏移量，這在主設備在初始化過程中所設置，鉤子和存儲區(qū)域必須在相同的地址空間，地址必須是線性和有效的。

當共享存儲器網(wǎng)絡主設備初始化后，所有的處理器才可以使用共享存儲器網(wǎng)絡。但是，主處理器并不能真正干涉其它處理器之間通過網(wǎng)絡進行數(shù)據(jù)包的交互，各個處理器之間通信是通過本地的中斷或查詢方式進行的。當共享存儲器被初始化后，所有的處理器，包括主處理器，都同等的使用網(wǎng)絡。在Tornado2.0 環(huán)境下，主處理器號規(guī)定為0，系統(tǒng)通過處理號來識別主處理器和從處理器。典型的情況下，主處理器有兩個Internet 地址，分別用于外網(wǎng)通信和內(nèi)部網(wǎng)關(guān)。

3、共享存儲區(qū)的網(wǎng)絡心跳

在多CPU 系統(tǒng)中，所有的處理器只有當共享存儲區(qū)域初始化后才可以通過網(wǎng)絡進行通信，所以各個處理器需要知道共享網(wǎng)絡是否處于激活狀態(tài)或是就緒狀態(tài)。在這里采用心跳檢測的方法使各個處理器得知網(wǎng)絡的狀態(tài)。

心跳（heartbeat）是一個計數(shù)器，它被主處理器每1 秒進行計數(shù)，其他處理器靠監(jiān)視心跳值來確認共享網(wǎng)絡是否處于正常。其他處理器監(jiān)視心跳一般是每隔幾秒進行一次（根據(jù)具體情況而定）。共享存儲器心跳偏移地址被放置在共享存儲器包頭的第5個4 個節(jié)的字中。如圖3 所示。

圖3 心跳數(shù)據(jù)包

4、處理器之間的通信

處理器之間通信可以采用中斷方式也可以采用查詢方式。每一個處理器都有一個輸入隊列用來接收其它處理器發(fā)送來得的數(shù)據(jù)包，當采用查詢方式時，處理器以固定時間間隔查詢隊列是否接收到數(shù)據(jù)。當使用中斷方式時，發(fā)送處理器通知接收處理器輸入隊列中有數(shù)據(jù)。中斷方式可以采用總線中斷或是郵箱中斷，它比查詢方式更有效。

多CPU 的并行系統(tǒng)類似于一個嵌入式分布式系統(tǒng)，它們之間的通信可采用分布式消息隊列、分式數(shù)據(jù)庫技術(shù)。分布式消息隊列和分布式數(shù)據(jù)庫技術(shù)相結(jié)合，給系統(tǒng)中的所有處理器提供了一個透明化的通信平臺。處理器訪問分布式消息隊列，就好象是訪問自己的資源一樣。分布式消息隊列技術(shù)可以簡化應用程序的設計，加快系統(tǒng)開發(fā)。

5、多處理器之間的資源分配

在具有多處理器的單板計算機系統(tǒng)中，最重要的一點是要考慮任務的并行執(zhí)行效率，多個處理器均需要訪問外圍設備和進行數(shù)據(jù)通信，這樣就存在外部設備的分配問題。

對設備資源的分配，有兩種：一是定制（即靜態(tài)分配），即單板計算機在設計時就將資源分配好，缺點是適應性不強，資源不能根據(jù)用戶的需求而改動；二是動態(tài)分配，在板上加載FPGA 邏輯，預留軟件接口，用戶可根據(jù)任務的要求動態(tài)指定。整個資源控制是透明的，不需要知道是哪個CPU控制。在硬件設計時，要考慮對CPU及外部設備訪問的仲裁、優(yōu)先級設置等，防止由于訪問臨界資源而造成的沖突。軟件則應該指定是那一個CPU使用特定設備，其余CPU 訪問時要互斥進行。

四、多處理器并行計算機的性能

在該系統(tǒng)中采用CPU 類型為Intel Pentium3處理器，主頻是700MHz。測試方法，用相同功能的數(shù)據(jù)處理算法，將之分解為模塊，分別運行在系統(tǒng)的各個處理器中。測試結(jié)果分析，和單CPU相比，采用兩塊CPU處理，運算性能可提高60%~70%；采用三塊CPU，運算性能至少達到2倍。我們知道，影響這個測試結(jié)果的最大因素是測試方法，將相同功能的算法分解到多個處理器，分解的方法直接決定綜合處理效率。但可以肯定，多個處理器并行處理設計，可大大提高系統(tǒng)的運算效率。